Family list
1 family member for:
JP10083166
Derived from 1 application.

1 DRIVE CIRCUIT OF LIQUID CRYSTAL DISPLAY DEVICE AND ITS CONTROL METHOD

Publication info: JP10083166 A - 1998-03-31

Data supplied from the esp@cenet database - Worldwide

DRIVE CIRCUIT OF LIQUID CRYSTAL DISPLAY DEVICE AND ITS CONTROL METHOD

Patent number:

JP10083166

Publication date:

1998-03-31

Inventor:

HASUKA TAKESHI; EMOTO FUMIAKI

Applicant:

MATSUSHITA ELECTRONICS CORP

Classification:

- international:

G02F1/133; G09G3/36; H04N5/66; G02F1/13;

G09G3/36; H04N5/66; (IPC1-7): G09G3/36; G02F1/133;

H04N5/66


- european:

Application number: JP19960237475 19960909 Priority number(s): JP19960237475 19960909

Report a data error here

Abstract of JP10083166

PROBLEM TO BE SOLVED: To simplify a drive circuit, improve reliability and quality, and reduce a cost by switching sample-hold circuits switching an input signal with plural sample-hold timing pulses and outputs of plural analog circuits. SOLUTION: Output signals from analog multiplexer circuits 3a-3d become the signals replacing the signals passing through the sample-hold circuits 1a-1d and the analog circuits 2a-2d at every one horizontal interval by switch operation of digital multiplexer circuits 6a-6d and the analog multiplexer circuits 3a-3d at every one horizontal interval of a video signal. Thus, since applied signals to a liquid crystal display panel 4 are replaced at every one horizontal interval, the voltage dispersion in the video signal due to the dispersion in respective circuits of sample-hold circuits 1a-1d and analog circuits 2a-2d are averaged hourly, and vertical lines hardly become visible.



(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-83166

(43)公開日 平成10年(1998) 3月31日

(51) Int. C1. 識別記号 FI G09G 3/36 G09G 3/36 G02F 1/133 505 G02F 1/133 505 H04N 5/66 102 H04N 5/66 102 B	(51) Int. Cl	6	5M 0 4 5 10					
G02F 1/133 505 G02F 1/133 505 H04N 5/66 102 H04N 5/66			識別記号	FΙ				
G02F 1/133 505 G02F 1/133 505	G09G	3/36		G09G	3/36			
H04N 5/66 102 H04N 5/66	G02F	1/133	505			505		
102 B	HO4N	5/66	102					
							В	

審査請求 未請求 請求項の数7 〇L (全9頁)


(21)出願番号	特顧平8-237475	(71)出願人 000005843
(00) III EX 🖂	T 5 - 4 - 4 - 4 - 4 - 4	松下電子工業株式会社
(22)出願日	平成8年(1996)9月9日	大阪府高槻市幸町1番1号
		(72)発明者 蓮香 剛
		大阪府高槻市幸町1番1号 松下電子工業
		株式会社内
		(72)発明者 江本 文昭
		大阪府高槻市幸町1番1号 松下電子工業
		株式会社内
		(74)代理人 弁理士 滝本 智之 (外1名)

(54) 【発明の名称】液晶表示装置の駆動回路とその制御方法

(57)【要約】

【課題】 液晶ディスプレイパネルを分割駆動する液晶表示装置において、入力ビデオ信号を振り分けるプリサンプリング回路の振り分け特性ばらつきや分割駆動を行う駆動回路ごとの特性ばらつきに起因する液晶画面の縦筋が発生しない高画質、高信頼性、高品質、低コストの液晶表示装置の駆動装置を提供することを目的としている。

【解決手段】 ビデオ信号の分割駆動を行う複数のサンプルホールド回路1と、そのサンプルホールドタイミングを切り替えるディジタルマルチプレクサー回路6と、サンプルホールド回路1の出力信号を信号変換するアナログ回路2およびアナログ回路2の出力信号をディジタルマルチプレクサー回路6と同期して入れ替えるアナログマルチプレクサー回路3を設けた。



1

【特許請求の範囲】

【請求項1】 複数個の駆動回路を持ち、入力ビデオ信号を予備的なサンプリングをして前記複数個の駆動回路に振り分け、それぞれ独立した標本化ビデオ信号として並列に供給することにより、液晶表示パネルを分割駆動する液晶表示装置の駆動回路において、入力ビデオ信号の予備的なサンプリングを行う複数のサンプルホールド回路と、同サンプルホールド回路のサンプルホールドタイミングパルスを切り替えるスイッチング回路と、前記複数のサンプルホールド回路のそれぞれ独立した標本化ビデオ信号出力を信号変換させる複数のアナログ回路と、同複数のアナログ回路の出力信号が入力され、同複数のアナログ回路の出力信号を入れ替え、液晶ディスプレイバネルを駆動する複数の出力信号を出力する複数のアナログマルチプレクサー回路とを備えたことを特徴とする液晶表示装置の駆動回路。

【請求項2】 アナログマルチプレクサー回路の出力端に別のアナログ回路を設けたことを特徴とする請求項1 記載の液晶表示装置の駆動回路。

【請求項3】 サンプルホールド回路とアナログ回路の間に別のアナログマルチプレクサー回路を設けたことを特徴とする請求項1記載の液晶表示装置の駆動回路。

【請求項4】 請求項1記載の液晶表示装置の駆動回路 装置において、入力ビデオ信号の一定期間毎に、複数の サンプルホールド回路のサンプルホールドタイミングパ ルスの切り替えを行う複数のスイッチング回路と複数の アナログマルチプレクサー回路の切り替えを連動して制 御することを特徴とする液晶表示装置の駆動回路の制御 方法。

【請求項5】 一定期間が入力ビデオ信号の水平期間で 30 あることを特徴とする請求項4記載の液晶表示装置の駆動回路の制御方法。

【請求項6】 一定期間が入力ビデオ信号の垂直期間であることを特徴とする請求項4記載の液晶表示装置の駆動回路の制御方法。

【請求項7】 一定期間が入力ビデオ信号の水平期間でかつ垂直期間であることを特徴とする請求項4記載の液晶表示装置の駆動回路の制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ビデオ信号の複数 の標本化信号発生(以下相展開と記す)を行う液晶表示 装置の駆動回路とその制御方法に関する。

[0002]

【従来の技術】近年、液晶表示(ディスプレイ)の高解像度化が進んでおり、一般のTV放送用の画像(640*480画素)からパソコン用の画像(1280*1024)を表示する液晶ディスプレイ装置が開発されている。一般に液晶ディスプレイの画素数が増加するとビデオ信号のサンプリング周波数が増加し、液晶ディスプレイパネルの解像度が低50

下する。このため、液晶ディスプレイパネルの解像度を 補償するためにビデオ信号の相展開回路を液晶ディスプ レイパネルのドライバに付加し、解像度の低下を最小限 に止めている。

【0003】このビデオ信号の相展開回路は、ビデオ信号を標本化タイミングが異なる複数の標本化ビデオ信号 (多相化)に振り分ける回路である。これらの信号は、液晶ディスプレイを分割駆動するドライバに送られる。分割駆動によって並列駆動できるため、駆動周波数が低減でき液晶ディスプレイの解像度を補償することとなる。しかし、多相化したビデオ信号は電圧波形に違いはあるが、互いに直流電圧や電圧振幅がほぼ同一でなければならない。もし、同一でないと液晶ディスプレイの表示に縦筋が発生し表示不良となる。

【0004】このためにビデオ信号の相展開回路は構成 回路の部品ばらつきを最小に押さえ、多相化したビデオ 信号間の直流電圧や電圧振幅を常に監視しほぼ同一にな るように制御を行う回路を付加する必要がある。

【0005】以下、「特開平5-328265号公報」 20 に記載されている従来のビデオ信号の相展開回路を図面 を参照しながら説明する。図6は、従来の液晶表示装置 の駆動回路の構成図である。図6において、プリサンプ リング回路25と、クランプ回路26a、26b、26 c 及び液晶ディスプレイパネル駆動 I C 2 7 がビデオ信 号の相展開回路である。ビデオ信号を直流電圧付与回路 23に入力し、直流電圧付与回路23の出力信号をプリ サンプリング回路25に入力する。そしてビデオ信号を 3相展開したのち、クランプ回路26a、26b、26 cに入力し、プリサンプリング回路25より出力された それぞれのビデオ信号の直流電圧のばらつきをクランプ 回路26a、26b、26cによって低減し、直流電圧 のばらつきが低減された3相展開ビデオ信号を液晶ディ スプレイパネル駆動IC27にそれぞれ入力する。液晶 ディスプレイパネル駆動IC27によってアナログ信号 処理を行われたビデオ信号は、液晶ディスプレイパネル 28に入力され、液晶ディスプレイパネル28に画像が 表示される。

[0006]

【発明が解決しようとする課題】しかしながら、前記従 40 来の液晶表示装置の駆動回路では、クランプ回路を付加 することで直流電圧のばらつきの低減を行っているだけ であり、電圧振幅のばらつきには効果がなく画質向上へ の効果は不十分である。また、クランプ回路の構成部品 のばらつきにより品質低下、画質低下を招き、さらに、 部品点数が増え信頼性の低下やコストの上昇を招いてい た。

【0007】このように従来の液晶表示装置の駆動回路では、画質、品質、信頼性およびコストの点で充分に満足が得られなかった。

【0008】本発明は、この点に鑑み、高画質、高品

3

質、高信頼性、低コストの液晶表示装置の駆動回路およびその制御方法を提供することを目的としている。

[0009]

【課題を解決するための手段】上記の目的を達成するた め、本発明は、複数個の駆動回路を持ち、入力ビデオ信 号を予備的なサンプリングをしてそれらを複数個の駆動 回路に振り分け、それぞれ独立した標本化ビデオ信号と して並列に供給することにより、それら複数個の駆動回 路で液晶ディスプレイパネルを分割駆動する際に、サン プルホールドタイミングパルスを切り替えるスイッチン 10 グ回路を用いて入力ビデオ信号の予備的なサンプリング を複数のサンプルホールド回路で一定期間毎に行い、前 記複数のサンプルホールド回路のそれぞれ独立した標本 化ビデオ信号出力を信号変換させるアナログ回路にそれ ぞれ入力し、前記複数のアナログ回路の出力信号をそれ ぞれ前記スイッチング回路と連動したアナログマルチプ レクサー回路に入力し、前記アナログ回路の出力信号を 入れ替えた前記複数のアナログマルチプレクサー回路の 複数の出力信号で液晶ディスプレイパネルを駆動させる ものである。

【0010】この構成により、サンプルホールド回路のそれぞれのサンプルホールドタイミングがスイッチング回路によって選択できるとともに、ビデオ信号が通過するサンプルホールド回路とアナログ回路の出力信号をアナログマルチプレクサー回路とスイッチング回路の連動によって選択できる。

[0011]

【発明の実施の形態】

(実施の形態1) 本発明の第1の実施形態に係る4相展 開の液晶表示装置の駆動回路を図1に示した構成図を参 30 照して説明する。この駆動回路は、前処理を施されたビ デオ信号を4つのサンプルホールド回路1 a、1 b、1 c、1dに入力し、サンプルホールド回路1a、1b、 1 c、1 dの出力をそれぞれアナログ回路2 a、2 b、 2 c 、 2 d に入力し、アナログ回路 2 a 、 2 b 、 2 c 、 2 d の出力をそれぞれアナログマルチプレクサー回路 3 a、3 b、3 c、3 dに入力し、アナログマルチプレク サー回路3a、3b、3c、3dのそれぞれの出力を液 晶ディスプレイパネル4に出力し、また、ビデオ信号の 水平同期信号(Hsync)と垂直同期信号(Vsyn 40 c) をタイミングコントローラ5に入力し、タイミング コントローラ5の出力をディジタルマルチプレクサー回 路6a、6b、6c、6dとアナログマルチプレクサー 回路3a、3b、3c、3dに入力し、ディジタルマル チプレクサー回路6a、6b、6c、6dのそれぞれ出 力をサンプルホールド回路1a、1b、1c、1dに入 力するという構成である。

【0012】図2は、図1の駆動回路の動作を示すタイミングチャートである。図2のタイミングチャートに沿って図1の駆動回路の動作を説明する。

【0013】なお、図2おいて、(A)はビデオ信号波形、(B)はタイミングコントローラ出力パルス波形、(C)はサンプルホールド回路出力信号波形、(D)はアナログ回路出力信号波形、(E)はアナログマルチプレクサー回路出力信号波形である。

【0014】ここでは、簡単のために水平方向が8ドットの液晶ディスプレイパネルに画像表示を行うこととする。

【0015】また、ビデオ信号は、図2(A)に示すように4段階の電圧レベルがあり、1ドットごとに1段階電圧が高くなり、1水平期間に2回繰り返す信号であるとする。

【0016】ビデオ信号に同期して、タイミングコントローラ5より、1ドット期間高レベル(Hi)で3ドット期間低レベル(Lo)のPS1、PS2、PS3、PS4のパルスと、1水平期間Hiで3水平期間LooSW1、SW2、SW3、SW4のパルスが図2(B)に示すタイミングチャートのように出力される。

【0017】パルスPS1、PS2、PS3、PS4を20 ディジタルマルチプレクサー回路6a、6b、6c、6dを通じてサンプルホールド回路1a、1b、1c、1dに入力し、パルスSW1、SW2、SW3、SW4をディジタルマルチプレクサー回路6a、6b、6c、6dに入力して制御すると、サンプルホールド回路1a、1b、1c、1dのそれぞれの出力は、図2(C)に示すタイミングチャートのようになる。

【0018】例えば、サンプルホールド回路1aに注目 すると、まず、第一の水平期間では、パルスPS1とパ ルスSW1により、一番低い電圧レベル'0'をパルス PS1のHi期間にサンプリングして、パルスPS1の Lo期間に電圧レベル'0'をホールドする。1水平期 間2回サンプルホールドするため、第一の水平期間の出 力は、電圧レベル'0'となる。次の水平期間ではサン プルホールド回路の出力は、パルスPS2とパルスSW 2により、電圧レベル'1'となる。このようにして、 サンプルホールド回路1 a の出力信号は1水平期間毎に 電圧レベルが'0'、'1'、'2'、'3'の出力波 形となる。このような動作のため、図2(C)のタイミ ングチャートに示すように、サンプルホールド回路1 a、1b、1c、1dのそれぞれの出力は、水平期間ご とに電圧レベルが'0'から'3'のいずれかの値に切 り替わる。

【0019】次に、サンプルホールド回路1a、1b、1c、1dのそれぞれの出力は、アナログ回路2a、2b、2c、2dに入力され、アナログ回路2a、2b、2c、2dでは、電圧レベルの反転と1水平期間ごとに極性反転信号処理を行い、アナログマルチプレクサー回路3a、3b、3c、3dへ出力される。アナログ回路2a、2b、2c、2dでは、入力信号に電圧レベルの50 反転を行うとともに、1水平期間ごとに極性を反転する

5

処理を行うため、図2(D)のタイミングチャートに示 すように、入力電圧レベルに対応した反転電圧レベル と、1水平期間毎に極性が反転する信号がアナログ回路 2a、2b、2c、2dより出力される。

【0020】アナログ回路2a、2b、2c、2dから の出力信号は、それぞれアナログマルチプレクサー回路 3a、3b、3c、3dに入力され、それらの信号は、 パルスSW1、SW2、SW3、SW4によって1水平 期間ごとに切り替えが行なわれる。例えば、アナログマ ルチプレクサー回路3aに注目すると、まず、第一の水 10 平期間では、パルスSW1により、アナログ回路2aの 出力信号を選択し、次の水平期間では、パルスSW2に より、アナログ回路2bの出力信号を選択する。このよ うな動作のため、図2(E)3aのタイミングチャート に示すように、アナログマルチプレクサー回路3aの出 力信号は、常に入力電圧レベル'±0'に対応する信号 となる。同様にアナログマルチプレクサー回路3b、3 c、3dの出力信号も、それぞれ入力電圧レベル'± 1'、'±2'、'±3'に対応する信号となる。した がって、これにより、この液晶表示装置の駆動回路およ 20 びその制御方法により、ビデオ信号に対応した信号を忠 実に1水平期間毎に液晶ディスプレイパネルに印加す る。

【0021】また、この液晶表示装置の駆動回路による と、アナログマルチプレクサー回路3a、3b、3c、 3 d の出力信号は、ビデオ信号の1水平期間毎のディジ タルマルチプレクサー回路6a、6b、6c、6dとア ナログマルチプレクサー回路3a、3b、3c、3dの スイッチ動作により、サンプルホールド回路1a、1 b、1c、1dとアナログ回路2a、2b、2c、2d 30 を通ってきた信号を1水平期間毎に入れ替えた信号とな る。このため、液晶ディスプレイパネルへの信号印加が 1水平期間毎に入れ替わるため、時間的に平均化されて 縦筋が無くなる。

【0022】具体的に例えば、ビデオ信号が常に入力電 圧レベル'2'の無地表示(ラスター表示)の場合、ア ナログマルチプレクサー回路3a、3b、3c、3dの 出力信号は、入力電圧対応の'±2'となるはずである が、ディジタルマルチプレクサー回路6とアナログマル チプレクサー回路3が無い場合には、厳密には、サンプ 40 ルホールド回路1a、1b、1c、1dとアナログ回路 2 a、2 b、2 c、2 dのそれぞれの回路にばらつきが あるため、出力信号の電圧レベルは、常に入力電圧対応 の'±2'にはならない。すなわち、ディジタルマルチ プレクサー回路6a、6b、6c、6dとアナログマル チプレクサー回路3a、3b、3c、3dのスイッチ動 作がなければ、サンプルホールド回路1a、1b、1 c、1dとアナログ回路2a、2b、2c、2dのそれ ぞれの回路のばらつきが液晶ディスプレイパネル4の表 示に現れ、縦筋となる。例えば、回路のばらつきにより 50 する。

アナログマルチプレクサー回路3 a の出力信号が、入力 電圧レベル対応の'±2'より若干明るいビデオ信号と なり、アナログマルチプレクサー回路3bの出力信号 が、入力電圧レベル対応の'±2'より若干暗いビデオ 信号となると、液晶ディスプレイパネルの1列目と5列 目が明るく、2列目と6列目が暗いという表示となる。 このため縦筋が視認でき表示品位を落とすこととなる。 【0023】ところが本発明のように、ディジタルマル チプレクサー回路6a、6b、6c、6dとアナログマ ルチプレクサー回路3a、3b、3c、3dのスイッチ 動作を連動させることにより、サンプルホールド回路1 a、1b、1c、1dを通りアナログ回路2a、2b、 2 c 、 2 d からの出力信号が 1 水平期間毎に入れ替えら れて液晶ディスプレイパネル4に印加されるため、サン プルホールド回路1a、1b、1c、1dとアナログ回 路2a、2b、2c、2dそれぞれの回路のばらつきに よるビデオ信号の電圧ばらつきが時間的に平均化され、

【0024】 (実施の形態2) 図3は本発明の第2の実 施の形態に係る4相展開の液晶表示装置の駆動回路の構 成図である。実施の形態1と違う点は、アナログマルチ プレクサー回路3a、3b、3c、3dと液晶ディスプ レイパネル4との間にアナログ回路12a、12b、1 2 c、12 dを配置していることである。なおこの構成 は、アナログ回路12a、12b、12c、12dの回 路ばらつきが無視できる場合に採用できる構成である。 【0025】動作は、実施の形態1と同じであって、液 晶ディスプレイパネル4に信号を入力する前に、アナロ グ回路12a、12b、12c、12dを設けてバッフ ァ等の効果をもたらすものである。

縦筋が視認できなくなる。

【0026】 (実施の形態3) 本発明の第3の実施の形 態に係る4相展開の液晶表示装置の駆動回路の構成は、 図1に示した駆動回路のサンプルホールド回路1 a、1 b、1c、1dとアナログ回路2a、2b、2c、2d の間に別のアナログマルチプレクサー回路をそれぞれ配 置したものである。

【0027】この回路構成により、アナログマルチプレ クサー回路を二種類設けることにより、サンプルホール ド回路1a、1b、1c、1dの出力とアナログ回路2 a、2b、2c、2dの出力とをそれぞれ別個に入れ替 えることができる。このため液晶ディスプレイパネル4 の入れ替えの組み合わせをより多くして、より時間的平 均化を図ることにより縦筋の発生を抑えることができ

【0028】 (実施の形態4) 実施の形態1では、サン プルホールド回路のサンプルホールドタイミングパルス の切り替えと、アナログマルチプレクサー回路の切り替 えを水平期間毎に行っていたが、垂直期間毎に行う制御 方法を図4に示したタイミングチャートを参照して説明

【0029】図4において、(A) はビデオ信号の垂直 同期信号波形、(B) はタイミングコントローラ出力波 形である。なお、ビデオ信号は、図2(A)で示した同 じ波形とする。

[0030] パルスPS1、PS2、PS3、PS4の 波形は、図2(B)で示したものと同じであって、ビデ オ信号に同期して1ドット期間高レベル(Hi)で、3 ドット期間低レベル(Lo)の波形である。パルスSW 1、SW2、SW3、SW4の波形は、1垂直期間Hi で、3垂直期間Loのパルスで、図4(B)に示すタイ 10 ミングチャートとなる。

【0031】パルスPS1、PS2、PS3、PS4を ディジタルマルチプレクサー回路6a、6b、6c、6 dを通じてサンプルホールド回路1a、1b、1c、1 dに入力し、パルスSW1、SW2、SW3、SW4を ディジタルマルチプレクサー回路6a、6b、6c、6 dに入力して制御すると、サンプルホールド回路1a、 1b、1c、1dのそれぞれの出力は、図2(C)で示 した1水平期間毎に同期した波形に対して1垂直期間毎 に同期した同じ波形のサンプルホールド回路の出力信号 20 平期間位相がずれていく。従って、以後のアナログ回路 となる。従って、以後のアナログ回路の出力信号もアナ ログマルチプレクサー回路の出力信号も、図2の(D) と(E)で示した1水平期間毎に同期した波形が1垂直 期間毎に同期した同じ波形となるだけである。

【0032】この制御方法により、ビデオ信号に対応し た信号を忠実に1垂直期間毎に液晶ディスプレイパネル に印加することができる。

【0033】また、この液晶表示装置の駆動回路の制御 方法によると、アナログマルチプレクサー回路3a、3 b、3c、3dの出力信号は、ビデオ信号の1垂直期間 30 毎のディジタルマルチプレクサー回路6 a、6 b、6 c、6dとアナログマルチプレクサー回路3a、3b、 3 c 、3 d の連動スイッチ動作により、サンプルホール ド回路1a、1b、1c、1dとアナログ回路2a、2 b、2c、2dを通ってきた信号を1垂直期間毎に入れ 替えた信号となる。このため液晶ディスプレイパネルへ の信号印加が入れ替わるため、時間的に平均化されて縦 筋が無くなる。

【0034】(実施の形態5)次に、サンプルホールド 回路のサンプルホールドタイミングパルスの切り替え と、アナログマルチプレクサー回路の切り替えを、水平 期間と垂直期間毎に行った場合の制御方法を図5に示し たタイミングチャートを参照して説明する。

【0035】図5において、(A)はビデオ信号の垂直 同期信号波形、(B) はビデオ信号の水平同期信号波 形、(C) はタイミングコントローラ出力パルス波形で

【0036】なお、1垂直期間に16水平期間があると する。また、ビデオ信号は図2(A)で示した波形とす る。

【0037】まず、パルスPS1、PS2、PS3、P S4の波形は、図2(B)で示したと同じであって、ビ デオ信号に同期して、1ドット期間高レベル (Hi) で、3ドット期間低レベル(Lo)の波形である。パル スSW1、SW2、SW3、SW4の波形は、1水平期 間Hiで、3水平期間Loのパルスであるが、図5

(C) に示すように4垂直期間毎に2水平期間Hiにな る波形となる。すなわち1垂直期間毎にそれぞれのパル スSW1、SW2、SW3、SW4間が1水平期間ずつ ずれることとなる。

【0038】パルスPS1、PS2、PS3、PS4を ディジタルマルチプレクサー回路6a、6b、6c、6 dを通じてサンプルホールド回路1a、1b、1c、1 dに入力し、パルスSW1、SW2、SW3、SW4を ディジタルマルチプレクサー回路6a、6b、6c、6 dに入力して制御すると、サンプルホールド回路1a、 1b、1c、1dのそれぞれの出力は、図2(C)で示 したように1水平期間毎に同期した波形のサンプルホー ルド回路出力信号となるとともに、1垂直期間毎に1水 の出力信号もアナログマルチプレクサー回路の出力信号 も、図2の(D)と(E)で示した1水平期間毎に同期 した波形となるとともに、1垂直期間毎に1水平期間位 相がずれていく。これにより、ビデオ信号に対応した信 号が1水平期間毎に液晶ディスプレイパネルに印加され る。

【0039】この制御方法により、ビデオ信号に対応し た信号を忠実に1水平期間毎に液晶ディスプレイパネル に印加することができる。

【0040】また、この液晶表示装置の駆動回路の制御 方法によると、アナログマルチプレクサー回路3a、3 b、3c、3dの出力信号は、ビデオ信号の1水平期間 毎のディジタルマルチプレクサー回路 6 a、6 b、6 c、6dとアナログマルチプレクサー回路3a、3b、 3 c、3 dの連動スイッチ動作により、サンプルホール ド回路1a、1b、1c、1dとアナログ回路2a、2 b、2c、2dを通ってきた信号を1水平期間毎に入れ 替えた信号となる。このため液晶ディスプレイパネルへ の信号印加が入れ替わるため、時間的に平均化されて縦 40 筋が無くなる。

【0041】なお、実施の形態1から5までは、4相展 開の相展開回路について述べたが、2相、6相、8相な ど多相展開の相展開回路についても同様である。

【0042】また、サンプルホールド回路のサンプルホ ールドタイミングパルスを切り替えるスイッチング回路 としてディジタルマルチプレクサー回路を用いたが、そ れ以外のスイッチング回路を用いてもよい。

[0043]

【発明の効果】請求項1の液晶表示装置の駆動回路によ 50 ると、入力ビデオ信号を複数のサンプルホールドタイミ

ングパルスで切り替えるスイッチング回路を備えたサンプルホールド回路と複数のアナログ回路の出力を切り替える複数のアナログマルチプレクサー回路が構成されているため、複数のサンプルホールド回路と複数のアナログ回路を時間分割で使用できる。このため、従来の相展開回路で問題となるビデオ信号の相関の直流電圧や電圧振幅のばらつきを時間的に平均化できる。この効果により回路を構成する部品のばらつきやビデオ信号の相関の直流電圧や電圧振幅のばらつきを監視しサンプルホールド回路やアナログ回路にフィードバックする回路を付加 10することを無くすことができる。これらのことによって、駆動回路が簡素化でき信頼性、品質が向上でき、なおかつコストを低下させることができる。

【0044】請求項2の液晶表示装置の駆動回路によると、アナログ回路を接続することによりバッファ効果を奏する。

【0045】請求項3の液晶表示装置の駆動回路によると、さらにアナログマルチプレクサー回路を増設することにより、液晶ディスプレイパネルへの入力信号の入れ替えをより多くして、より時間的平均化を図ることがで20き、縦筋の視認をより小さくすることができる。

【0046】請求項4の液晶表示装置の駆動回路の制御方法によると、入力ビデオ信号の一定期間毎に複数のサンプルホールドタイミングを固定し、複数のサンプルホールド回路と複数のアナログ回路を時分割で使用できる。このため、液晶ディスプレイに画像を表示したときに画像が乱れないという効果が得られる。

【0047】請求項5の液晶表示装置の駆動回路の制御方法によると、入力ビデオ信号の水平期間毎に複数のサ 30ンプルホールド回路のサンプルホールドタイミングパルスの切り替えと複数のアナログマルチプレクサー回路の切り替えを連動して行うことができるため、相展開回路で問題となる縦筋という画質の問題が発生しない。

【0048】請求項6の液晶表示装置の駆動回路の制御方法によると、入力ビデオ信号の垂直期間毎に複数のサンプルホールド回路のサンプルホールドタイミングパルスの切り替えと複数のアナログマルチプレクサー回路の

切り替えを連動して行うため、相展開回路で問題となる 縦筋という画質の問題が発生しない。

【0049】請求項7の液晶表示装置の駆動回路の制御方法によると、入力ビデオ信号の水平期間と垂直期間毎に複数のサンプルホールド回路のサンプルホールドタイミングパルスの切り替えと複数のアナログマルチプレクサー回路の切り替えを連動して行うため、相展開回路で問題となる縦筋という画質の問題が発生しない。

【図面の簡単な説明】

【図1】本発明の実施の形態1の4相展開の液晶表示装置の駆動回路の構成図

【図2】本発明の実施の形態1の4相展開の液晶表示装置の駆動回路のタイミングチャート

【図3】本発明の実施の形態2の4相展開の液晶表示装置の駆動回路の構成図

【図4】本発明の実施の形態4を説明するためのタイミングチャート

【図5】本発明の実施の形態5を説明するためのタイミングチャート

0 【図6】従来のビデオ信号の相展開回路の構成図 【符号の説明】

1a、1b、1c、1d サンプルホールド回路

2a、2b、2c、2d アナログ回路

3、3a、3b、3c、3d アナログマルチプレクサー回路

4 液晶ディスプレイパネル

5 タイミングコントローラ

6a、6b、6c、6d ディジタルマルチプレクサー 回路

30 12a、12b、12c、12d アナログ回路

21、22 可変電圧源

23 直流電圧付与回路

24 位相調整回路


25 プリサンプリング回路

26a、26b、26c クランプ回路


27 液晶ディスプレイパネル駆動 IC

28 液晶ディスプレイパネル


【図4】




【図1】




【図3】



【図5】



【図2】



【図6】

